LVDS 解碼電路的功能是將高速傳輸的串行低壓差分信號（LVDS）數據流轉換為 10 位的并行 LVCMOS/LVTTL 數據和時鐘信和時鐘信號，LVDS 編解碼器通常都是成對使用。解碼器能夠接收來自于 PCB 線或者雙絞線分別以450MHz 和 600MHz 高速傳輸的串行數據。Maxim 公司的解碼器芯片結合了頻率鎖、位鎖和幀鎖，以生成并行轉換率時鐘和 10 位字排列數據。LVDS 解碼電路如圖 3.10 所示

圖 3.10 LVDS 解碼電路

外部晶振給 LVDS 解碼器提供 24MHz 的時鐘信號，解碼器的最大解碼率為450MHz,解碼器的解碼率不低于編碼器的編碼率，滿足系統傳輸方案的要求。LVDS 的輸出端輸出 8 位并行的視頻數字同步信號和時鐘信號至圖像處理模塊， 其結構圖如圖 3.11 所示。至此，圖像傳輸模塊硬件設計完成。

圖 3.11  圖像傳輸模塊末端